回路図の電気的ルールチェック

はじめに

このホワイトペーパーは、PCB設計のプロセスにおいてあまりに重要視されていない機能について解説するものであり、最初から適切な方法で設計を進めるための情報が提供されています。多くの設計者や企業はPCBのレイアウトを正しく設計することに取り組んでおり、最近では周辺の機械に関する状況をリアルタイムでチェックしています。 

しかし、既に回路図にエラーが含まれる場合は、どうでしょう？通常、人による設計のレビューが行われますが、設計の複雑さが増し納期が短くなる中、ミスが入り込むことが、ますます普通になっています。プロ向けのPCB設計ツールのエレクトロニックルールチェック(ERC)機能は、回路図のミスを見つけ取り除くのに役立ちます。いくつかの基本ルール、および設計の基となる「文法」をチェックします。 

ERC(電気的ルールチェック)はなぜ有効なのか

この質問に答えるのは非常に簡単です。つまり、設計を対象としたチェックを行うルールを設定するだけで問題が特定され、設計の早い段階でそうした問題を修正できるようになります。そのうえ、ERCの設定と実行にはわずかな時間しかかかりません。実のところ、手動でチェックを行う時間のほんの何分の1かで完了します。そのため、再チェックではなく設計に時間を使えるようになります。 

ERCの活用方法の1つは、どの要素がどのように接続を許可されるのかを定義する接続マトリクスと回路図設計の全体的な「文法」という2つの領域で、チェックを分割して実行することです(※図1を参照)。 

「文法」領域では、バス、コンポーネント、ドキュメント、ハーネス、ネット、パラメーターなどの使用に関する、さまざま設定をカバーします。 

回路図の「文法」

「文法」の違反の例としてはフローティングネットラベルが挙げられきます。ただし、こうした問題は必ずしも明白であるわけではありません。特にインポートされた設計ではこの傾向が顕著になります。 (※続きはPDFをダウンロードしてください)

今すぐAltium Designerの無償評価版をリクエストして、世界最高のPCB設計ソリューションをお試しください！